M483KG开发板

M483KG开发板测试，时钟无法设到4M，不知各位有没有遇到？

新唐代理，FAE支持，VX：13538292986

新唐一级代理，FAE支持，VX13538292986

改了，可以了。
另外一个问题：
GPIO_SetMode(PA, BIT5, GPIO_MODE_OUTPUT);
                       
PA5=1;
无法在PA5输出高电平，是为啥呢？
我们有一个应用要在PA5不停的切换GPIO输出和BPWM输出，BPWM正常，GPIO输出不了高电平。
即使我只初始化成GPIO输出，也无法输出高电平。
开发板上PA5连到D8，应该是个空脚。

请问您__HXT宏定义修改了么

从0x0到0x3都试过了，都是12M

加入
CLK->WRCTL |=CLK_PWRCTL_HXTGAIN_Msk0;
其中在clk_reg.h中新定义
#define CLK_PWRCTL_HXTGAIN_Pos           (10)                                              /*!< CLK_T:WRCTL: HXTGAIN Position        */
#define CLK_PWRCTL_HXTGAIN_Msk           (0x3ul << CLK_PWRCTL_HXTGAIN_Pos)                 /*!< CLK_T:WRCTL: HXTGAIN Mask            */
#define CLK_PWRCTL_HXTGAIN_Msk0                                                (0x0ul << CLK_PWRCTL_HXTGAIN_Pos)
仿真显示主频还是12M

加入
CLK->WRCTL |=CLK_PWRCTL_HXTGAIN_Msk0;
其中在clk_reg.h中新定义
#define CLK_PWRCTL_HXTGAIN_Pos           (10)                                              /*!< CLK_T:WRCTL: HXTGAIN Position        */
#define CLK_PWRCTL_HXTGAIN_Msk           (0x3ul << CLK_PWRCTL_HXTGAIN_Pos)                 /*!< CLK_T:WRCTL: HXTGAIN Mask            */
#define CLK_PWRCTL_HXTGAIN_Msk0                                                (0x0ul << CLK_PWRCTL_HXTGAIN_Pos)
仿真显示主频还是12M
C:\Users\embedded\AppData\Local\Temp\企业微信截图_16678714039271.PNG

另外debug时，可以看一下CLK的寄存器，看晶振是否使能成功